TSMCが5nm製造プロセスチップの試作を開始

TSMCが5nm製造プロセスチップの試作を開始

4月4日、台湾のTSMCが5nm製造プロセスを採用した集積回路(チップ)が正式に試作段階に入ったことを発表し、次世代の高度な運用と高性能コンピューティングアプリケーションのサポートを支援することを発表しました。

 

5nm製造プロセスは7nm製造プロセスと比較してARM Cortex-A72コアで1.8倍のロジック密度を実現し、パフォーマンスは15%向上します。Cortex-A72はHiSilicon Kirin 950やMediaTek Helio X20に採用されており、2015年から2016年前半に採用されているマイクロプロセッサです。

Samsungはこの時期に完全自社開発となるCPUをExynosプロセッサーに採用しており、採用実例はありません。

 

更にTSMCは5nm製造プロセスにEUVリソグラフィ(極端紫外線リソグラフィ)を完全に使用することを認め、これはEUV技術によって提供されるプロセス単純化の利益をもたらすと考えられています。今現在、他のウェハ工場の7nm製造プロセスの製造は依然として困難を極めており、TSMCは5nm時代においても先導していくようです。

 

TSMCの最大のパートナーの1つとして有名なAppleの次世代Apple A13は7nm EUV製造プロセスを採用すると予想され、それに準じて来年2020年のApple A14には5nm EUV製造プロセスが採用されるのではないかと予想されています。しかし、5nm製造プロセスにおける性能向上は想像よりも大きくないため、Apple A14が新しいアーキテクチャ設計を採用するかどうかに注目が集まっています。

 

Source(1) | Source(2)